

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-139401

(43)公開日 平成9年(1997)5月27日

(51)Int.Cl.
H 01 L 21/60

識別記号 311
府内整理番号

F I
H 01 L 21/60

技術表示箇所
311S

審査請求 未請求 請求項の数9 ○L (全6頁)

(21)出願番号 特願平7-298560

(22)出願日 平成7年(1995)11月16日

(71)出願人 000190688
新光電気工業株式会社
長野県長野市大字栗田字舍利田711番地

(72)発明者 堀内道夫
長野県長野市大字栗田字舍利田711番地
新光電気工業株式会社内

(72)発明者 松木隆一
長野県長野市大字栗田字舍利田711番地
新光電気工業株式会社内


(74)代理人 弁理士 緑賀隆夫 (外1名)

(54)【発明の名称】回路シート及びその製造方法並びに半導体装置

(57)【要約】

【課題】大型の半導体素子をプラスチック製の実装基板に、実質的に直接実装し得る回路シートを提供する。

【解決手段】一面側に導体パターン18、18...を形成した、シリコーンゴムから成る第1の弾性層12の他面側に、半導体素子の電極と接続される素子接続端子16、16...を形成すると共に、導体パターン18、18...を絶縁・被覆するシリコーンゴムから成る第2の弾性層14に、外部接続端子と接続される導体パターン18、18...の端子部が露出する端子接続孔22、22...を形成し、且つ端子接続孔22、22...と導体パターン18、18...とを、第1の弾性層14を貫通するビア20、20...によって接続することを特徴とする。



【特許請求の範囲】

【請求項1】 ゴム状弾性を呈する第1の弾性層の一面側に形成された導体パターンが、ゴム状弾性を呈する第2の弾性層によって絶縁・被覆されていることを特徴とする回路シート。

【請求項2】 一面側に導体パターンが形成された第1の弾性層の他面側に、半導体素子の電極と接続される素子接続端子が形成されていると共に、導体パターンを絶縁・被覆する第2の弾性層に、外部接続端子と接続される導体パターンの端子部が露出する端子接続孔が形成され、

且つ前記素子接続端子と導体パターンとが、前記第1の弾性層を貫通するビアによって接続されている請求項1記載の回路シート。

【請求項3】 第1の弾性層及び第2の弾性層が、シリコーンゴムから成る回路シートである請求項1又は請求項2記載の回路シート。

【請求項4】 ゴム状弾性を呈する第1の弾性層の一面側に、所定形状の導体パターンを形成した後、前記第1の弾性層の一面側にゴム状弾性を呈する第2の弾性層を形成し、前記導体パターンを絶縁して被覆することを特徴とする回路シートの製造方法。

【請求項5】 金属箔の一面側に形成したゴム状弾性を呈する第1の弾性層に、金属箔が底面に露出し且つ第1の弾性層の一面側に開口する貫通孔を形成した後、前記貫通孔内に導体金属を充填してビアを形成し、

次いで、前記第1の弾性層の一面側に、前記ビアと接続する所定形状の導体パターンを形成した後、ゴム状弾性を呈する第2の弾性層によって前記導体パターンを絶縁・被覆すると共に、外部接続端子と接続される前記導体パターンの端子部が露出する端子接続孔を前記第2の弾性層に形成し、

その後、前記金属箔にエッティングを施して半導体素子の電極と接続される所定形状の素子接続端子を第1の弾性層の他面側に形成する請求項4記載の回路シートの製造方法。

【請求項6】 第2の弾性層に、半導体素子の電極と接続される素子接続端子が形成される素子接続端子孔を設けると共に、第1の弾性層の一面側に形成された金属箔にエッティングを施して外部接続端子を形成する請求項5記載の回路シートの製造方法。

【請求項7】 第1の弾性層及び第2の弾性層を、シリコーンゴムによって形成する請求項4～6のいずれか一項記載の回路シートの製造方法。

【請求項8】 回路シートを形成するゴム状弾性を呈する第1の弾性層の一面側に形成された導体パターンが、ゴム状弾性を呈する第2の弾性層によって絶縁・被覆されていると共に、前記第1の弾性層の他面側に半導体素子が搭載されている半導体装置であって、

該第1の弾性層の他面側に、半導体素子の電極と接続さ

れる素子接続端子が形成されていると共に、前記第2の弾性層を貫通する端子接続孔に、前記導体パターンと接続する外部接続端子が形成され、

且つ前記素子接続端子と導体パターンとを電気的に接続するビアが前記第1の弾性層を貫通して形成されていることを特徴とする半導体装置。

【請求項9】 第1の弾性層及び第2の弾性層が、シリコーンゴムによって形成されている請求項8記載の半導体装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は回路シート及びその製造方法並びに半導体装置に関し、更に詳細には大型の半導体素子の装着等に好適な回路シート及びその製造方法、並びに大型の半導体素子を装着し得る半導体装置に関する。

【0002】

【従来の技術】 半導体素子は、年々高密度化しつつサイズも大型化している。かかる半導体素子を搭載するパッケージも多ピン化が余儀なくされ、パッケージサイズを必然的に大型化している。この様な、多ピン化に対応し得るパッケージとしては、セラミックBGA（ボールグリッドアレイ）やPBGA（プラスチックボールグリッドアレイ）が知られている。しかし、セラミックBGAは、パッケージサイズの大型化に伴って、焼成時に発生するセラミック板の反り等も大きくなるため、製造コストが高価になり、且つFR4等のプラスチック製の実装基板との熱収縮差が頭著になる。一方、PBGAは、プラスチック製の実装基板との熱収縮差がセラミックBGAに比較し小さく、且つ製造コストもセラミックBGAよりも安価となるが、反りが生じ易く且つ放熱性に劣り、更に耐湿熱性等の耐環境性に問題がある。このため、半導体素子をパッケージに搭載することなくプラスチック製の実装基板に実質的に直接実装することが試みられている。

【0003】

【発明が解決しようとする課題】 この様に、半導体素子をプラスチック製の実装基板に実質的に直接実装することが可能となれば、パッケージに起因する問題を解決することができる。しかしながら、半導体素子を主として形成するシリコンの線膨張率は、 $7 \sim 8 \times 10^{-6}/^{\circ}\text{C}$ 程度であるが、プラスチック製の実装基板の線膨張率は約 $15 \times 10^{-6}/^{\circ}\text{C}$ 程度である。この様に、両者の線膨張率が異なると、プラスチック製の実装基板に直接実装し得る半導体素子のサイズに限界が生じ、大型の半導体素子をプラスチック製の実装基板に実質的に直接実装することは極めて困難である。そこで、本発明の課題は、大型の半導体素子をプラスチック製の実装基板に、実質的に直接実装し得る回路シート及びその製造方法並びに半導体装置を提供することにある。

【0004】

【課題を解決する手段】本発明者等は、前記課題を解決するためには、半導体素子とプラスチック製の実装基板との間に介在させた、ゴム状弾性を呈する弾性層から成る回路シートによって、両者の線膨張率差を吸収することが有効であると考え検討した結果、本発明に到達した。すなわち、本発明は、ゴム状弾性を呈する第1の弾性層の一面側に形成された導体パターンが、ゴム状弾性を呈する第2の弾性層によって絶縁・被覆されていることを特徴とする回路シートにある。また、本発明は、ゴム状弾性を呈する第1の弾性層の一面側に、所定形状の導体パターンを形成した後、前記第1の弾性層の一面側にゴム状弾性を呈する第2の弾性層を積層し、前記導体パターンを絶縁して被覆することを特徴とする回路シートの製造方法にある。更に、本発明は、回路シートを形成するゴム状弾性を呈する第1の弾性層の一面側に形成された導体パターンが、ゴム状弾性を呈する第2の弾性層によって絶縁・被覆されていると共に、前記第1の弾性層の他面側に半導体素子が搭載されている半導体装置であって、該第1の弾性層の他面側に、半導体素子の電極と接続される素子接続端子が形成されていると共に、前記第2の弾性層を貫通する端子接続孔に、前記導体パターンと接続する外部接続端子が形成され、且つ前記素子接続端子と導体パターンとを電気的に接続するビアが前記第1の弾性層を貫通して形成されていることを特徴とする半導体装置である。

【0005】かかる本発明において、一面側に導体パターンを形成した第1の弾性層の他面側に、半導体素子の電極と接続される素子接続端子を形成すると共に、導体パターンを絶縁・被覆する第2の弾性層に、外部接続端子と接続される導体パターンの端子部が露出する端子接続孔を形成し、且つ前記素子接続端子と導体パターンとを、前記第1の弾性層を貫通するビアによって接続することによって、半導体装置用の回路シートとして好適に用いることができる。ここで、第1の弾性層及第2の弾性層をシリコーンゴムによって形成すると、弾性層及び絶縁性樹脂層がゴム状弾性を呈すると共に、耐熱性も併せて呈することができる。

【0006】この様な、半導体装置用の回路シートは、金属箔の一面側に形成したゴム状弾性を呈する第1の弾性層に、金属箔が底面に露出し且つ第1の弾性層の一面側に開口する貫通孔を形成した後、前記貫通孔内に導体金属を充填してビアを形成し、次いで、前記第1の弾性層の一面側に、前記ビアと接続する所定形状の導体パターンを形成した後、ゴム状弾性を呈する第2の弾性層によって前記導体パターンを絶縁・被覆すると共に、外部接続端子と接続される導体パターンの端子部が露出する端子接続孔を前記第2の弾性層に形成し、その後、前記金属箔にエッティングを施して半導体素子の電極と接続される所定形状の素子接続端子を第1の弾性層の他面側に

形成することによって得ることができる。尚、第2の弾性層に、半導体素子の電極と接続される素子接続端子が形成される素子接続端子孔を設けると共に、第1の弾性層の一面側に形成された金属箔にエッティングを施して外部接続端子としてもよい。

【0007】かかる本発明によれば、半導体素子をプラスチック製の実装基板に実装する場合、導体パターンが形成されたゴム状弾性を呈する第1の弾性層と第2の弾性層とから成る回路シートを介して両者が電気的に接続される。このため、半導体素子と実装基板との線膨張率差が顕在化しても、この線膨張率差は第1の弾性層と第2の弾性層とが変形して吸収できる結果、大型化した半導体素子でも、薄い回路シートを介在させることによって実装基板に実質的に直接実装できる。

【0008】

【発明の実施の形態】本発明を図面を用いて更に詳細に説明する。図1は、本発明に係る半導体装置用の回路シートの一例を示す部分断面図である。図1に示す回路シート10はシリコーンゴムから成る第1の弾性層12と第2の弾性層14とから構成されている。かかる第1の弾性層12及び第2の弾性層14は、共にゴム状弾性を呈する可撓性シート体である。この第1の弾性層12の一面側に形成された導体パターン18、18···は、ゴム状弾性を呈する第2の弾性層14によって絶縁・被覆されている。更に、第1の弾性層12の他面側に形成された、半導体素子の電極と接続される素子接続端子16、16···は、第1の弾性層12に形成された貫通孔内に導体金属が充填されて成るビア20、20···を介して導体パターン18、18···に接続されている。また、導体パターン18、18···を絶縁・被覆する第2の弾性層14には、外部接続端子と接続される導体パターン18、18···の端子部が露出する端子接続孔22、22が形成されている。この様に、素子接続端子16、16···と導体パターン18、18···とをビア20、20···により接続することによって、ビア20、20···上に素子接続端子16、16···や導体パターン18、18···を形成できるため、導体パターン18、18···等を高密度に形成できる。このため、後述する様に、半導体素子をフリップチップ方式によって搭載する場合であっても、半導体素子の電極密度に適合した素子接続端子16、16···を形成できる。この点、素子接続端子16、16···と導体パターン18、18···とをスルーホールによって接続する場合には、スルーホール上を避けて素子接続端子16、16···や導体パターン18、18···を形成しなければならず、導体パターン18、18···等の高密度化には限界が生ずる。

【0009】かかる図1に示す回路シート10は、図2に示す方法で製造できる。先ず、金属箔24の一面側に、シリコーンゴムから成る第1の弾性層12を形成す

る〔図2 (a)〕。このシリコーンゴムとしては、市販されている二液性シリコーンゴムペーストを使用でき、塗布したシリコーンゴムペーストには、加熱雰囲気中でキュアを施すことによって第1の弾性層12を形成できる。かかる第1の弾性層12にレーザー等で形成した貫通孔内に、めっき等によって銅等の導体金属を充填してビア20、20···を形成する〔図2 (b)〕。この貫通孔の底面には金属箔24が露出しているため、金属箔24とビア20、20···とは接続されている。尚、ビア20、20···を、第1の弾性層12に形成した貫通孔内に導電性樹脂を充填して形成してもよい。

〔0010〕次いで、第1の弾性層12の一面側に、ビア20、20···が接続された導体パターン18、18···を形成する〔図2 (c)〕。この導体パターン18、18···は、例えばアディティブ法によって形成できる。つまり、第1の弾性層12の一面側全面にスパッタ法等で形成した薄膜金属層上に塗布した感光性レジスト層に所望パターンを感光させた後、所望パターンに倣って感光性レジスト層を除去して薄膜金属層を露出させる。更に、露出した薄膜金属層上に電解めっき等により金属層を盛り上げた後、残存した感光性レジスト層で覆われていた薄膜金属層を除去することによって、導体パターン18、18···を形成できる。或いは、第1の弾性層12の一面側全面に形成した薄膜金属層上に塗布した感光性レジスト層に所望パターンを感光させた後、所望パターンに倣って残存させる感光性レジスト層を除き、他の感光性レジスト層を除去して露出した薄膜金属層を除去する。更に、残存した感光レジスト層を除去して露出した薄膜金属層上に、電解めっき等により金属層を盛り上げることによって、導体パターン18、18···を形成できる。尚、形成した導体パターン18、18···には、必要に応じてニッケルめっき等を施してもよい。

〔0011〕この様に、形成した導体パターン18、18···を、市販されている二液性シリコーンゴムペースト等をスクリーン印刷等で塗布して形成したシリコーンゴムから成る第2の弾性層14によって絶縁・被覆する。この第2の弾性層14には、図2 (d) に示す様に、外部接続端子が装着される端子接続孔22、22···が形成されている。この端子接続孔22、22···は、スクリーン印刷時に形成できる。かかる端子接続孔22、22···には、第2の弾性層14を貫通し、底面に導体パターン18、18···の端子部が露出している。このため、露出している導体パターン18、18···の端子部には、金めっき等のめっきを施してもよい。この様に、形成された端子接続孔22、22···に装着される外部接続端子は、導体パターン18、18···の端子部に接続される。更に、第1の弾性層12の他面側に形成された金属箔24には、エッティングレジスト等を塗布してからパターンエッティングを施し、図1に示す様

に、半導体素子の電極と接続される素子接続端子16、16···を形成できる。尚、図2 (a) ~ (d) の工程を繰り返すことによって、回路シート10を多層回路シートとすることができます、形成した素子接続端子16、16···には、必要に応じてニッケルめっき及び金めっき等を施してもよい。

〔0012〕得られた図1に示す回路シート10は、半導体装置用に好適である。このため、図1に示す回路シート10を使用した半導体装置を図3に示す。回路シート10において、搭載された半導体素子28の一面側に形成された電極30、30···が素子接続端子16、16···にフリップチップ方式によって接続され、且つ外部接続端子としてはんだボール32、32···が端子接続孔22、22···に装着されている。従って、半導体素子28の電極30とはんだボール32とは、素子接続端子16、ビア20、及び導体パターン18を介して電気的に接続されている。また、素子接続端子16と半導体素子28の電極30との接続部分は、ポッティングにより形成された封止樹脂層34によって封止され、且つ回路シート10に搭載された半導体素子28の他面側は、放熱性を向上すべくセラミック製のキャップ36の内面に密着されている。

〔0013〕この様な、図3に示す半導体装置においては、第1の弾性層12を20~100μmで且つ第2の弾性層14を20~100μm程度とすることができるため、回路シート10を極めて薄く形成できる。従って、半導体素子28をプラスチック製の実装基板38に実質的に直接実装できる。しかも、シリコン製の半導体素子28と実装基板38との線膨張率差が頭在化した場合、回路シート10を形成する第1の弾性層12及び第2の弾性層14が変形して吸収できるため、半導体素子28を大型化しても、半導体素子28と実装基板38との線膨張率差に起因して半導体素子28等に発生し易い亀裂等を防止できる。また、はんだボール32を端子接続孔22に装着することによって、半導体装置を実装した後、はんだボール32に加えられる応力を端子接続孔22によって緩和することができる。

〔0014〕図1に示す回路シート10は、図3に示す様に、半導体装置用に使用される他に、半導体素子28に形成された回路が正常か否かを検査する検査装置にも使用できる。かかる検査装置の概要を図4に示す。図4において、シリコーンゴムから成るゴム状弾性を呈する第1の弾性層12の一面側には、導体パターン18、18···が形成されていると共に、第1の弾性層12の他面側には、支持基板40に形成された検査回路に接続される接続端子44、44···が形成されている。この接続端子44、44···は、図1に示す素子接続端子16、16···と同様にして形成される。また、導体パターン18、18···を被覆する、シリコーンゴムから成るゴム状弾性を呈する第2の弾性層14には、半導体

素子28の電極に接続されるバンプとしての金属ボール42、42···が形成されている。かかる金属ボール42、42···は、第2の弹性層14に形成された素子接続端子孔に露出する導体パターン18の端子部上に、電解ニッケル又は銅めっきによって形成したバンプの表面に、金めっきを施したものである。この金属ボール42、42···は、支持基板40に形成された検査回路に接続された接続端子44、44···に、導体パターン18、18···を介して電気的に接続されている。

【0015】このため、金属ボール42、42···の各々に、半導体素子28の各端子を押圧して接続させることによって、半導体素子28の回路が正常であるか否かを検査できる。ところで、半導体素子28の各電極及び各金属ボール42、42···の各々の端面は、必ずしも同一平面上に形成されておらず、多少の凹凸が存在するため、金属ボール42、42···上に半導体素子28の各電極を単に載置したのみでは、両者の接続を完全に取ることはできない。この点、図4に示す回路シートを構成する第1の弹性層12及び第2の弹性層14が共にゴム状弹性を呈するため、かかる回路シートに形成された金属ボール42、42···上に各電極が対応するよう載置した半導体素子28を、金属ボール42、42···方向(図4の矢印方向)に押圧することによって、両者の接続を完全に取ることができる。

【0016】すなわち、ゴム状弹性を呈する第1の弹性層12及び第2の弹性層14から成る回路シートに形成された金属ボール42、42···の各々は、第1の弹性層12及び第2の弹性層14からの弾発力を受けつつ押圧されて沈み込むことが可能である。このため、金属ボール42、42···の各々に、各電極が対応するよう載置された半導体素子28を押圧することによって、金属ボール42、42···の各々は、対応する半導体素子28の電極端面の凹凸等に応じて沈み込むことができると共に、半導体素子28の各電極は、第1の弹性層12及び第2の弹性層14からの弾発力によって対応する金属ボール42に端面に押しつけられる結果、両者の接続を完全とすることができるのである。尚、以上、述べてきた図1に示す回路シート10は、半導体装置や検査装置に使用する例を述べたが、ゴム状弹性を呈する第1の弹性層12の一面側に形成した、導体パターン18を、ゴム状弹性を呈する第2の弹性層14によって絶縁・被覆して得た回路シートを、コネクタ用の回路シート等としても使用できる。

【0017】

【実施例】半導体装置用の回路シートの製造方法について、更に詳細に説明する。先ず、厚さ約18μmの銅箔上に、市販されている付加型二液性シリコーンゴムペーストを印刷した後、乾燥室素ガス雰囲気下において、150°Cで約1時間放置してキュアすることによって、図2(a)に示す金属箔24の一面側に、シリコーンゴム

から成る第1の弹性層12を形成する。この第1の弹性層12の厚さは、約20μmであった。この第1の弹性層12にエキシマレーザーによって形成した貫通孔内に、電解めっきによって銅を充填し、図2(b)に示すビア20、20···を形成した。このビア20、20···は、金属箔24と接続されている。次いで、第1の弹性層12の一面側に図2(c)に示す導体パターン18、18···を形成する。この導体パターン18、18···には、先ず、第1の弹性層12の一面側全面に、スパッタ法で厚さ1μm以下の銅層から成る薄膜金属層を形成し、この薄膜金属層上に塗布した感光性レジスト層に所望パターンを感光させる。更に、所望パターンに倣って感光性レジスト層を除去した後、露出した薄膜金属層上に電解めっき等により金属層を盛り上げ、その後、残存した感光性レジスト層で覆われていた薄膜金属層を除去することによって、導体パターン18、18···を形成した。本実施例においては、形成した導体パターン18、18···には、電解ニッケルめっきを施した。尚、この導体パターン18、18···には、ビア20、20···が接続されている。

【0018】かかる導体パターン18、18···が形成された第1の弹性層12の一面側には、市販されている付加型二液性シリコーンゴムペーストを、外部接続端子が装着される端子接続孔が形成される部分を除きスクリーン印刷によって塗布した後、乾燥室素ガス雰囲気中で加熱しつつ約10分間放置してキュアし、図2(d)に示す第2の弹性層14を形成した。このキュアの際に、雰囲気温度を150°Cと200°Cとの二段階とした。形成された第2の弹性層14には、はんだボール等の外部接続端子が装着される端子接続孔22が形成されており、端子接続孔22の底面には導体パターン18の端子部が露出している。このため、本実施例においては、露出した導体パターン18の端子部に金めっきを施した。更に、第1の弹性層12の他面側に形成された金属箔24上には、エッティングレジストを形成し、パターンエッティングを施すことによって、図1に示す素子接続端子16、16···を形成できる。この素子接続端子16、16···には、ニッケルめっき及び金めっきを施した。

【0019】

【発明の効果】本発明によれば、大型化した半導体素子でも、実装基板に実質的に直接実装できるため、半導体素子の大型化等に容易に対応することが可能である。

【図面の簡単な説明】

【図1】本発明に係る回路シートの一例を示す部分縦断面図である。

【図2】図1に示す回路シートの製造方法を示す工程図である。

【図3】図1に示す回路シートを用いた半導体装置を示す部分断面図である。

【図4】図1に示す回路シートを用いた半導体素子の検

9

査装置を示す部分断面図である。


【符号の説明】

10 回路シート
12 第1の弾性層
14 第2の弾性層
16 素子接続端子


10

18 導体パターン
20 ピア
22 端子接続孔
28 半導体素子
30 半導体素子の電極


【図1】



【図2】



【図3】



【図4】

